# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

SEMICONDUCTOR MEMORY	
Patent Number:	JP6251580
Publication date:	1994-09-09
Inventor(s):	INADA HIROFUMI
Applicant(s)::	SUMITOMO METAL IND LTD
Requested Patent:	☐ JP6251580
Application	JP19930036918 19930225
Priority Number(s):	
IPC Classification:	G11C11/401
EC Classification:	
Equivalents:	•
Abstract	
PURPOSE:To perform a write-in and a read-out at a same time by connecting each bit line to plural sense-amplifiers and equalizers to form a port and by making a column decoder to operate a write-in/read-out independently with the combination of bit lines consisting of a port.  CONSTITUTION:A bit line connected to a cell shown by hatched lines is BL3, bit pair lines consisting of bit pair lines with BL3 are bit lines BL2, BL4, Bit lines consisting of BL2 and BL3 are connected to equalizers A and a sense- amplifier A and accessible with a port, A via the column decoder A and a data bus A. Thus, at the time of the write-in from the side of the port A, a write-in data is applied to a memory cell by selecting a word line WL3,1ines BL2, BL3. At the time of the read-out, the data in a desired memory cell is read-out via the column decoder A and the data bus A by changing electric charge on bit lines while applying a precharge voltage Vpc potential on lines from the equalizer A and by amplifying the changed part of the electric potential.	

#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出顧公開番号

## 特開平6-251580

(43)公開日 平成6年(1994)9月9日

(51) Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/401

6866-5L

G11C 11/34

362 G

#### 審査請求 未請求 請求項の数1 OL (全 8 頁)

(21)出願番号

(22)出願日

特願平5-36918

平成5年(1993)2月25日

(71)出願人 000002118

住友金属工業株式会社

正义亚两二米外以五世

大阪府大阪市中央区北浜4丁目5番33号

(72)発明者 稲田 洋文

大阪府大阪市中央区北浜4丁目5番33号

住友金属工業株式会社内


(74)代理人 弁理士 塩野入 章夫

#### (54) 【発明の名称】 半導体メモリ

#### (57)【要約】

【目的】 チップ面積を増加させることなく複数のポートから書込み、読出しの両方の動作を同時に行える集積 度の高い半導体メモリを提供する。

【構成】 複数のワード線WL1~WLmと、複数のビット線BL1~BLnと、ワード線及びビット線の交点 近傍に設けられるダイナミックメモリセルと、ビット線 に接続され各前配ダイナミックメモリセルの保持データ をリフレッシュするセンスアンプと、ビット線対の電位 を等しくするイコライザと、各ビット線を選択するため のコラムデコーダとを備えた半導体メモリにおいて、各ビット線は、複数のセンスアンプと複数のイコライザに 接続されて複数のポートをなすとともに、このポートを 構成するビット線の組み合わせをコラムデコーダが独立 して書込み/読出し動作の制御をできるように選択する。



1

#### 【特許額求の箆囲】

【請求項1】 複数のワード線と、複数のピット線と、 前記ワード線及びビット線の交点近傍に設けられるダイ ナミックメモリセルと、前記ピット線に接続され各前記 ダイナミックメモリセルの保持データをリフレッシュす るセンスアンプと、ビット線対の電位を等しくするイコ ライザと、各前記ピット線を選択するためのコラムデコ ーダとを備えた半導体メモリにおいて、前記各ピット線 は、複数のセンスアンプと複数のイコライザに接続され て複数のポートをなし、前記ポートを模成する前記ピッ 10 している。 ト線の組み合わせは前記コラムデコーダが独立して啓込 み/説出し勁作の制御を可能とすることを特徴とする半 導体メモリ。

#### 【発明の詳細な説明】

[0001]

【産券上の利用分野】本発明は、半導体メモリに関する ものである。

[0002]

【従来の技術】半導体メモリ回路の持つ課題として、小 形、高集積化、高速化とともに利用効率の向上がある。 従来、この半導体メモリ回路の利用効率を向上させる技 術として、例えばデュアルポートRAM(Random Access Memory)が知られており、複数 のシステムを制御する等の処理において、複数のMPU (Micro Processing Unit) に対 してこのデュアルポートRAMによる共通メモリを介在 させることにより、MPU間のデータの受渡し時間の短

縮化やソフトウェアの簡略化を図っている。

【0003】図6は、第1の従来例のスタティック形メ モリセルにより構成されるデュアルポートRAMの回路 30 図であり、ワード線W及びビット線はそれぞれWr、W r\*、Wwと、BLw、BLw\*、BLr、BLr\*か らなり、ワード線Wとビット線BL対の交点に1つのメ モリセルが接続されている。このメモリセルへの脅込み 時においては、ワード線Ww、ピット線BLw、BLw \*が選択され、售込みデータDw、Dw\*が与えられ、 読出し時にはワード線Wr、ピット線BLrが選択され て読出しデータDrが得られる。そして、同時に他のル ートからアクセスがある場合には、ワード線Wr \*、ビ ット線BLr\*が選択されて反転読出しデータDr\*を 40 得ることができ、二重読出しアクセスが可能となる。

【0004】また、図7は、第2の従来例のダイナミッ ク形メモリセルにより構成されるデュアルポートRAM の回路図であり、図8に示す一般的なダイナミック形メ モリセルによるセルアレイに適用することができる。こ のメモリセルは、2本のピット線からなる、各ピット線 対 (例えば、図8中のBL1とBL2、BL3とBL 4、BL (n-1) とBLn) に1つずつセンスアンプ とイコライザが設けられ、さらに各ピット線は第1コラ ムデコーダCD1及び第1のゲートG1を用いて第1の 50 ートBに対してはイコライザB、センスアンプB、コラ

ポートである説出し/書込みパスBS1に共通接続さ れ、第2コラムデコーダCD2及び第1のゲートG2を 用いて第2のポートである銃出しバスBS2に接続され る。このダイナミック形メモリセルを用いたデュアルボ

ートRAMとして、例えば特公平4-59713号公報 に開示されるものがある。

[0005]

【発明が解決しようとする課題】しかしながら、従来の デュアルポートRAMにおいては次のような問題点を有

- (1) 従来のスタティック形メモリセルによるデュアル ポートRAMでは、髙集積化が難しい。
- (2) 従来のダイナミック形メモリセルによるデュアル ポートRAMでは、一方のポートからは啓込み助作がで 行うことができない。

【0006】したがって、本発明は上記の問題点を除去 し、チップ面積を増加させることなく複数のポートから 書込み、読出しの両方の動作を同時に行える集積度の高 20 い半導体メモリを提供することを目的とする。

[0007]

【課題を解決するための手段】本発明は、前記の目的を 達成するために、複数のワード線と、複数のビット線 と、ワード線及びビット線の交点近傍に設けられるダイ ナミックメモリセルと、ピット線に接続され各前記ダイ ナミックメモリセルの保持データをリフレッシュするセ ンスアンプと、ビット線対の電位を等しくするイコライ ザと、各ピット線を選択するためのコラムデコーダとを 備えた半草体メモリにおいて、各ビット線は、複数のセ ンスアンプと複数のイコライザに接続されて複数のポー トをなし、また、このポートを构成するビット線の組み 合わせをコラムデコーダが独立して書込み/読出し動作 の制御が可能となるよう選択するものである。

[0008]

【作用】本発明によれば、半導体メモリのダイナミック メモリセルに接続されるビット線には複数のセンスアン プと複数のイコライザが接続されており、このビット線 から2本を選択してピット線対を棉成することにより、 センスアンプとイコライザがそれぞれ接続されたポート を複数個构成することができる。そして、このポートを 構成するビット線の組み合わせをコラムデコーダが独立 して書込み/読出し動作の制御が可能となるよう選択す

【0009】このピット線の組み合わせは、例えばデュ アルポートの場合には、隣り合うビット線と必ずセンス アンプとイコライザとで接続させることにより実現で き、この构成により、ポートAに対してはイコライザ A、センスアンプA、コラムデコーダA、及びデータバ スAによりデータAの読み出し及び書込みが行われ、ポ .3

ムデコーダB、及びデータパスBによりデータBの競出 し及び啓込みが行われて、2つのポートが等価に啓込 み、競出しの両方の勁作を行えるデュアルポートRAM をチップ面積の増大を抑えて実現することができる。

#### [0010]

【実施例】以下、本発明の実施例について図を参照しな がら詳細に説明する。

【0011】隣接する2本のピット線を対として、その ビット線対間にダイナミックメモリセルの保持データを リフレッシュするセンスアンプとピット線対の電位を等 しくするイコライザが設置され、そして、この降り合う ビット線どうしは必ずセンスアンプ、イコライザで接続 するように構成される。つまり、あるピット線にはそれ ぞれ異なるピット線と接続している2つのセンスアンプ 20 及びイコライザが接続される。このピット線に対するセ ンスアンプとイコライザの接続の一群成単位を、図2の ダイナミック形メモリセルのプロック構成図に示す。同 図のメモリセルは1トランジスタ1キャパシタのダイナ ミック形メモリセルであり、書込み時においては、ワー ド線WL、ピット線BLが選択され、書込みデータがメ モリセルに与えられる。一方、読出し時には、まずイコ ライザからプリチャージ電圧Vpc電位を与え、ピット 線電位を変化させ、その電位変化分をセンスアンプで増 幅し、コラムデコーダ、及びデータパスを通して、所望 30 のメモリセルのデータを読み出す。

【0012】このセンスアンプとイコライザの接続状態は、例えば、図1においてビット線BL2に注目すると、このビット線BL2と隣接するビット線はビット線BL1とビット線BL3であり、ビット線BL2とビット線BL1の間にはセンスアンプB及びイコライザBが接続され、またビット線BL2とビット線BL3の間にはセンスアンプA及びイコライザAが接続される。

【0013】この構成を、図8の一般的なダイナミック形メモリセルと比較すると、本発明の半導体メモリは、従来接続されていなかったピット線間にもセンスアンプ及びイコライザを接続することによりボートの数を増加させている。例えば、図8においてピット線BL2はビット線BL1とセンスアンプ及びイコライザを介しては接続されているが、ビット線BL3とは接続されていないのに対して、本発明のセルアレイにおいては、図1に示されるようにビット線BL2はビット線BL1とセンスアンプB及びイコライザBを介しては接続され、また、ビット線BL3とはセンスアンプA及びイコライザAを介して接続される。

【本発明の半導体メモリの動作】次に、本発明の半導体 メモリのセルアレイへのアクセス動作について図3及び 図4を用いて説明する。図3はデータバスAが接続され ているポートAからのセルアレイへのアクセス動作を説

明する図であり、図4はデータパスBが接続されているポートBからのセルアレイへのアクセス動作を説明する図である。ここでは、ワード線WL3(図中、縦方向の太い実線で示される)とビット線BL3(図中、横方向の大い実線で示される)とビット線BL3(図中、横方向の大い実線で示される)の方葉をとなる大力

の太い実線の上方側で示される)の交差点にあるセル (斜線で示される)のアクセス動作について説明する。

【0014】はじめに、ポートAからのアクセス動作について説明する。図3において、斜線で示される注目しているセルに接続しているビット線はBL3であり、このビット線BL3とビット線対を構成するのはビット線BL2とビット線BL4である。この二つのビット線対の内、ビット線BL3とビット線BL2からなるビット線対はイコライザAとセンスアンプAに接続されており、コラムデコーダA及びデータパスAを介してポートAとのアクセスが可能であるが、ビット線BL3とビット線BL4からなるビット線対はイコライザBとセンスアンプBに接続されているためポートAとはアクセスできない。

【0015】これにより、ポートA側からの書込み時においては、ワード線WL3、ビット線BL2、BL3を選択して、書込みデータをメモリセルに与え、読出し時には、イコライザAからプリチャージ電圧Vpc電位を与え、ビット線電位を変化させ、その電位変化分をセンスアンプAで増幅し、コラムデコーダA、及びデータバスAを通して、所望のメモリセルのデータを読み出す。

【0016】次に、ボートBからのアクセス動作について説明する。図4において、注目しているセルを前記図3のセルと同じものとして斜線で示すと、このセルに接続しているビット線はBL3であり、このビット線BL3とビット線財を構成するのはビット線対の内、ビット線BL3とピット線BL4である。この二つのビット線対の内、ビット線BL3とピット線BL4からなるピット線対はイコライザBとセンスアンプBに接続されており、コラムデコーダB及びデータバスBを介してボートBとのアクセスが可能であるが、ビット線BL3とビット線BL2からなるビット線対はイコライザAとセンスアンプAに接続されているためポートBとはアクセスできない。

【0017】これにより、ポートB側からの書込み時においては、ワード線WL3、ビット線BL3、BL4を選択して、書込みデータをメモリセルに与え、読出し時には、イコライザBからプリチャージ電圧Vpc電位を与え、ビット線を変化させ、その電位変化分をセンスアンプBで増幅し、コラムデコーダB、及びデータバスBを通して、所望のメモリセルのデータを読み出す。

【0018】したがって、前記模成によりチップ面積を 50 増大させることなく従来のDRAMと同程度のチップ面

積により、魯込み説出しの両動作がどちらのポートから でも可能なデュアルポートRAMを构成することができ

[本発明の半導体メモリを用いた構成例] 次に本発明の 半導体メモリを用いて1メガビット・デュアルポートR AMを构成する构成例を図5のダイアグラムに示す。

【0019】容量が512キロピットのセルアレイを2 個用いて1メガピット・デュアルポートRAMを模成す る。2個の512キロビットのセルアレイは、それぞれ ラムデコーダBを有しており、各コラムデコーダAには コラムアドレスAが、また各コラムデコーダBにはコラ ムアドレスBのアドレスがそれぞれ独立に入力される。 また各512キロビットのセルアレイのロウデコーダに は、ロウアドレス調停部を介してロウアドレスA及びロ ウアドレスBのアドレスが入力される。各ポートA、B は、前記アドレスにより選択されたセルに対して、デー タバスA、Bを介してデータの書込みあるいは読出しを 行う。

報の消失を防ぐためのリフレッシュ助作を制御するリフ レッシュ制御部を備えており、ロウアドレス調停部を介 してリフレッシュ信号を送出する。このロウアドレス調 停部は、リフレッシュ制御部からのリフレッシュ信号と ロウアドレスA、Bの入力アドレスのロウデコーダへの 送出制御を行うものであり、リフレッシュサイクル中の アクセスに対し必要ならば、各ポートから外部の装置に BUSY信号を送り返す。

【0021】なお、前記実施例においては、2個の51 2キロビットのセルアレイにより1メガビット・デュア 30 ルポートRAMを构成しているが、使用するセルアレイ の個数を増加させることによりデュアルポートRAMの 容量を増加させることも可能である。

[本発明の第2実施例の半導体メモリの構成] 図9は、 前記第1実施例の半導体メモリの構成のピット線の組み 合わせ状態を表した図であり、図10は、第2実施例の 半導体メモリの構成のビット線の組み合わせ状態を表し た図である。

【0022】図9は、前記図1の半導体メモリの構成を Aが接続されるピット線対をA1-A1、A2-A2… の対で表し、センスアンプB及びイコライザBが接続さ れるピット線対をB1-B1、B2-B2…の対で表わ したものである。なお、センスアンプ、イコライザ、コ ラムデコーダ、データバス等は省略している。

【0023】図10は、本発明の第2の実施例の半導体 メモリの构成を図9の表記により表したものである。ポ ートAに接続され、センスアンプA及びイコライザAが 接続されるピット線対A1,A2…は、前記第1の実施 例の組み合わせと同様であるが、ポートBに接続され、

センスアンプB及びイコライザBが接続されるピット線 対 B 1 , B 2 …は、そのビット線対の間に他の 2 本のビ ット線を挟んだ組み合わせである。例えば、ビット線対 B3は、2本のビット線B3の間にピット線B2とピッ ト線B4を挟んだ組み合わせであり、またビット線対B 4は、2本のピット線B4の間にビット線B3とピット 線B5を挟んだ組み合わせである。このポートBに対す るピット線対の組み合わせは、ポートA及び前記第1の 実施例のポートBに対するピット線対と異なるものであ ポートAとポートBに接続するコラムデコーダA及びコ 10 って、かつ2本のピット線のうち1本はメモリセルに接 続しないというダイナミック・メモリセルの読出し勁作 の原則に従うことにより設定される。

> (本発明の第3実施例の半導体メモリの构成) 図11 は、本発明の第3実施例のピット線の組み合わせ状態を 表した図である。

【0024】第3の実施例は、マルチポートの半導体メ モリの构成するものであり、図11ではポートAからポ ートFのピット線対の組み合わせ状態を表している。各 ポートに対するピット線の組み合わせは、他のポートに [0020] また、ダイナミック形メモリセルの保持情 20 対するビット線の組み合わせと異なるものであって、か つ2本のピット線のうち1本はメモリセルに接続しない というダイナミック・メモリセルの読出し動作の原則に 従うことにより設定される。

> 【0025】例えば、ポートBに対するピット線対B 1, B2…は、ポートAに対するビット線対A1, A2 …に対して1ビット線ずれた組み合わせとし、ポートC に対するピット線対C1, C2…は、前記第2の実施例 と同様にそのピット線対の間に他の2本のピット線を挟 んだ組み合わせとし、ポートDに対するピット線対D 1, D2…は、ビット線対C1, C2…と同様にそのビ ット線対の間に他の2本のビット線を挟むとともにビッ ト線対C1, C2と異なる組み合わせとし、ポートEに 対するビット線対 E1, E2…は、そのビット線対の間 に他の4本のピット線を挟んだ組み合わせとし、ポート Fに対するピット線対F1, F2…は、そのピット線対 の間に他の4本のビット線を挟むとともにビット線対E 1, E2と異なる組み合わせとする。

【0026】図においては、A~Fの6個のポートに対 するピット線対の組み合わせを示しているが、更にポー 書き直したものであり、センスアンプA及びイコライザ 40 トの個数を増加させたマルチポートを**棉成することも**可 能である。なお、本発明は上記実施例に限定されるもの ではなく、本発明の趣旨に基づき種々の変形が可能であ り、それらを本発明の範囲から排除するものではない。 [0027]

> 【発明の効果】以上説明したように、本発明によれば、 高集積化が容易なダイナミック形メモリセルを用いて、 チップ面積を増加させることなくDRAMと同程度の面 稅で複数のポートから書込み、読出しの両方の動作を同 時に行える築稙度の高い半導体メモリを実現できる。

【図面の簡単な説明】

50

7

【図1】本発明の第1の実施例の半導体メモリの回路構成図である。

【図2】ダイナミック形メモリセルのプロック構成図である。

【図3】本発明の半導体メモリのポートAからのセルアレイへのアクセス動作を説明する図である。

【図4】本発明の半導体メモリのポートBからのセルア レイへのアクセス動作を説明する図である。

【図 5】 本発明の半導体メモリを用いた1メガビット・ デュアルポートRAMのダイアグラムである。

【図6】第1の従来例のスタティック形メモリセルにより構成されるデュアルポートRAMの回路図である。

【図7】第2の従来例のダイナミック形メモリセルによ

り構成されるデュアルポートRAMの回路図である。

【図8】一般的なダイナミック形メモリセルの構成図である。

【図9】第1実施例の半導体メモリの構成のビット線の 組み合わせ状態を表した図である。


【図10】第2実施例の半導体メモリの構成のピット線の組み合わせ状態を表した図である。

【図11】本発明の第3実施例の半導体メモリの構成の ピット線の組み合わせ状態を表した図である。


10 【符号の説明】

BL1~BLn ビット線 WL1~WLm・ワード線


【図1】




[図2]




[図3]




【図4】



[図6]



【図5】



[図8]

